开始新对话

未解决

此帖子已超过 5 年

9060

2014年3月4日 17:00

VNX2的内存控制器的频率是多少?

同志们好,来咨询个问题,VNX2的内存控制器的频率是多少?

22 消息

2014年3月4日 19:00

多谢分享宝贵资料!

4K 消息

2014年3月4日 19:00

好久不见,阿超!最近怎么样呀?

大家都知道新一代VNX的CPU架构升级至了Intel Sandy Bridge E5-2600系列,不同VNX型号的CPU频率和核心数如下:

VNX5200: 1 CPU/4 Cores, 1.2 GHz

VNX5400: 1 CPU/4 Cores, 1.8 GHz

VNX5600: 1 CPU/4 Cores, 2.4 GHz

VNX5800: 1 CPU/6 Cores, 2.0 GHz

VNX7600: 1 CPU/8 Cores, 2.2 GHz

VNX8000: 2 CPU/8 Cores, 2.7 GHz

然后我们来看Sandy Bridge家族Server系列的所有CPU列表:Sandy Bridge - Wikipedia, the free encyclopedia

这样我们就可以知道这些VNX使用的CPU型号和支持的内存频率:

VNX5200: E5-2600系列里没找到1.2GHz型号,难道是某个u的降频版?不过不管怎样,Support Memory不会高于DDR3-1066

VNX5400: E5-2603, Support Memory: DDR3-1066

VNX5600: E5-2609, Support Memory: DDR3-1066

VNX5800: E5-2620, Support Memory: DDR3-1333

VNX7600: E5-2660, Support Memory: DDR3-1600

VNX8000: E5-2680, Support Memory: DDR3-1600

1.4K 消息

2014年3月4日 21:00

内存和内存控制器的频率是一样的?

1.2K 消息

2014年3月5日 00:00

hi Steve,

这个问题可以看Intel E5-2600的atasheet:http://www.intel.com/content/dam/www/public/us/en/documents/datasheets/xeon-e5-1600-2600-vol-1-datasheet.pdf

这款芯片内存控制器是集成在CPU里面的,通过SMBus总线连接DIMM,以I2C的形式与DIMM通信。

现在其实不太说内存控制器的频率,要么是CPU的频率,要么是所支持的DDR3的频率。我想因为内存控制器I/O是走的SMBus,所以关注这个总线的信号读写时序可能更有帮助一些。

4K 消息

2014年3月5日 00:00

应该一样的吧,控制内存读写的控制器没必要异步工作呀?

Community Manager

 • 

6.1K 消息

2014年3月5日 00:00

喜迎阿超来交流啊~~

你这个问题楼上已经回答的滴水不漏了啊~~ 

有空也分享一些你的技术高见,以及聊聊其它的一些话题哦~~

欢迎常回来转转啊!!!

4K 消息

2014年3月6日 01:00

这里是说总线速率吧,FSB和DRAM确实可以异步,我就是不确认IMC算不算在FSB里。

1.4K 消息

2014年3月6日 01:00

找到一段话:

DRAM speed is not the same as the true speed, or frequency, of the memory subsystem. The memory

subsystem operates at the memory bus speed, which may not be the same frequency (in MHz) as the main system bus clock. Memory timing and maximum DRAM speed control memory subsystem speed. The server BIOS sets the memory system speed based on the fastest common frequency of the loaded DIMMs.

Memory Controller frequency 和 内存本身的frequency不是一个东西。DRAM本身就是异步工作的,到了SDRAM才开始同步工作,与system bus同步工作能够提升读写效率,因为没有必要等待额外的clock cycle。

至于内存控制器的频率是多少,我已经在Intel论坛上问了,希望有答案。

1.4K 消息

2014年3月6日 04:00

我会经常带着tough问题来论坛的

1.4K 消息

2014年3月6日 04:00

这么说是采用SMBus作为Memory Bus? 我再去核实下

1.6K 消息

2014年3月6日 05:00

欢迎超哥来“砸场子”

4K 消息

2014年3月6日 17:00

应该不是SMBus,这个是接慢速设备的。还真有可能是FSB。等等看Intel的人咋回的吧。

1.4K 消息

2014年3月6日 19:00

iMC肯定不在FSB上,原本FSB是用来直连北桥的,现在FSB也已经没了,Intel用QPI做了替换。

上面那段话说的memory bus subsystem应该就是指内存控制器那一套东西,它是跑在memory bus speed下的,不太清楚memory bus是连接system bus与CPU通信的,还是直接与CPU通信,找不到对应的拓扑图。

我本来是怀疑所有通道插满内存后会overload memory controller,但昨天看到张图上面显示一个CPU内可以有多个memory controller,每个MC控制一组通道(现在CPU都已经支持4通道了),这样一来,内存控制器就未必是瓶颈了。

1.4K 消息

2014年3月6日 19:00

嗯,我印象里SMBus不是主要的通信总线,用于一些housekeeping的动作。FSB已经不存在了,不太可能是FSB。

1.4K 消息

2014年3月6日 20:00

我会很温柔的,哈哈

找不到事件!

Top