「VPLEX：ファブリックまたはアレイ コントローラーのコンポーネント障害により、パフォーマンス データが使用できなくなります

問題の概要
低速ドレイン、アレイ ターゲット コントローラー障害、CRCエラー、スイッチASIC障害、スイッチの再起動などの問題により、VPLEXに接続されている一部またはすべてのホストに重大な影響が及ぶ可能性があります。VPLEXバックエンドはラウンド ロビン ポリシーを使用します。これにより、1つのファブリックの問題がそのファブリック上のすべてのホスト パスに影響を与える可能性があります(または、他のファブリック上のパスにも影響を与える可能性があります)。
  
スイッチおよびアレイ チーム向け   
エンド ユーザーが、単一のコンポーネント障害、低速ドレインなどの結果として広範囲に影響が及んでいると報告している場合は、VPLEXが環境内にあるかどうかをエンド ユーザーに確認します。VPLEXが環境内にあり、問題の程度がわかっている場合は、スイッチ上の影響を受けるパスをブロックするようにエンド ユーザーに要求します。VPLEXが環境内にあり、影響を受けるパスが不明な場合は、Dell EMCカスタマー サポートに連絡し、問題を説明し、この記事について言及してください。

VPLEXチーム向け
エンド ユーザーが継続的な影響を報告しているSRがあり、その原因がバックエンド パスのパフォーマンス低下にあると思われる場合は、パフォーマンスの低いパスを特定し、VPLEXでブロックします。影響を受けるパスが明確でない場合は、コーチに支援を求めてください。スイッチとアレイのコラボレーションは、影響がなくなった後に実行できます。

背景
VPLEXからアレイへのI/Oフロー
VPLEXは、クラスター化されたホスト環境と同様に動作します。ホストからI/Oを受信する各ダイレクターは、そのI/Oを完了する責任を負います。各ダイレクターには、両方のファブリックにわたって各LUNへの複数のパスがあります。各VPLEXダイレクターは、使用可能なすべてのアクティブ パス間でI/Oのバランスをとる役割を担います。

VPLEX障害の検出と軽減
VPLEXがパス障害を検出して軽減するために使用する主な方法は、各パスのタイムアウト率を監視することです。2つの連続した15秒間にI/Oの90%がタイムアウトした場合、VPLEXは影響を受けたパスを消失し、使用しなくなります。その後、VPLEXは追放されたパスを定期的に調査し、このパス でI/ Oが正常に確認された場合は、そのパスを追放解除します。

問題はどのように発生します
パスの追放、頻繁な調査、およびパスの追放解除の閾値が低いため、正常でないパスがVPLEXによって使用され続ける可能性があります。その結果、VPLEXは、パフォーマンスの低いパスまたはソフト障害が発生したパスを介して大量のI/Oを送信する可能性があります。このI/Oはタイムアウトするか、完了するまでに過度に時間がかかります。その結果、すべてのホスト パスでレスポンス タイムが大幅に長くなります。これにより、VPLEXに接続されている一部またはすべてのホストのパフォーマンス データが使用できなくなる可能性があります


推奨事項
上記の条件の緩和/処理を改善するために、VPLEX GeoSynchronyターゲット コード6.2 P3以降にアップグレードします。バックエンド パス管理機能の詳細については、リリース ノートを参照してください。