Dell EMC PowerEdge R440 安装和服务手册

PDF

模式特定原则

系统 BIOS 中所选的内存模式将决定允许的配置。

表 1. 内存运行模式此表介绍了内存运行模式。
内存运行模式	说明
优化器模式	如果已启用优化器模式，DRAM 控制器会在 64 位模式下独立运行并提供优化的内存性能。
镜像模式	如果已启用镜像模式，系统将在内存中保留两个完全相同的数据副本，总可用系统内存是已安装物理总内存的一半。安装内存的一半用于镜像活动内存模块。此功能可提供最大可靠性，即使内存发生灾难性故障，系统也能切换至镜像副本，继续运行。启用镜像模式的安装原则要求内存模块的大小、速度和技术完全相同，并且它们必须按照每个处理器 6 组的方式填充。
单列备用模式	单列内存备用为每个通道分配一列作为备用。如果某个列或通道中出现大量可纠正错误，它们可以在操作系统运行时移动到备用区域，以防止导致不可纠正故障的错误。需要在每个通道填充两列或多列。
多列备用模式	多列备用模式为每个通道分配两列作为备用。如果某个列或通道中出现大量可纠正错误，它们可以在操作系统运行时移动到备用区域，以防止导致不可纠正故障的错误。需要在每个通道填充三列或更多列。启用单通道内存备用后，系统操作系统可用的内存减少一列（每个通道）。例如，在带十六个 16 GB 双列内存模块的双处理器配置中，可用的系统内存是：16 GB x 16（内存模块） – 8GB（1 列备用/通道） x 12（通道） = 256 GB – 96 GB = 160 GB。对于多列备用，采用十六个 64 GB 四列内存模块的双处理器配置，可用的系统内存： 64 GB x 16（内存模块）- 32 GB（2 列备用/通道） x 12（通道）= 1024 GB - 384 GB = 640 GB。注: 要使用内存备用，必须在系统设置程序的 BIOS 菜单中启用此功能。注: 内存备用不提供针对多位不可纠正错误的保护。
戴尔故障恢复模式	如果启用戴尔故障恢复模式，BIOS 会建立故障恢复内存区域。此模式可由支持加载关键应用程序或启用操作系统内核功能的操作系统使用，以最大化系统可用性。注: 此功能仅在 Gold 和 Platinum 英特尔处理器中受支持。注: 内存配置必须具有相同大小的 DIMM、速度和级别。

优化器模式

此模式仅针对使用 x4 设备宽度的内存模块支持单设备数据纠正 (SDDC)，不会产生任何特定插槽填充要求。

双处理器：从处理器 1 开始循环填充插槽。
注: 然后应符合处理器 1 和处理器 2 的填充方法。

表 2. 内存填充规则此表介绍了内存填充规则。
处理器	配置	内存填充	内存填充信息
单处理器	优化器(独立通道)填充顺序	1、2、3、4、5、6、7、8、9、10	按照此顺序填充，允许奇数。允许填充奇数 DIMM。注: 奇数 DIMM 将导致不平衡的内存配置，从而导致性能丢失。建议使用完全相同的 DIMM 通过完全相同的方式填充所有内存通道，以获得最佳性能。优化器填充顺序与用于单个处理器的 4 和 8 个 DIMM 的传统安装不同。对于 4 个 DIMM：A1、A2、A4、A5 对于 8 个 DIMM：A1、A2、A4、A5、A7、A8、A9、A10
	镜像填充顺序。	{1、2、3、4、5、6}	镜像支持每个处理器包含 6 个 DIMM 插槽。
	单列备用填充顺序	1、2、3、4、5、6、7、8、9、10	按照此顺序填充，允许奇数。需要两个列数或更多的每个信道。
	多列备用填充顺序	1、2、3、4、5、6、7、8、9、10	按照此顺序填充，允许奇数。需要三个列数或更多的每个信道。
双处理器（从处理器 1 开始循环填充）	优化（独立通道）填充顺序	A{1}、B{1}、A{2}、B{2}、A{3}、B{3}…	允许每个处理器填充奇数 DIMM 插槽。允许填充奇数 DIMM。注: 奇数 DIMM 将导致不平衡的内存配置，从而导致性能丢失。建议使用完全相同的 DIMM 通过完全相同的方式填充所有内存通道，以获得最佳性能。优化器填充顺序与用于双处理器的 8 和 14 DIMM 的传统安装不同。对于 8 个 DIMM：A1、A2、A4、A5、B1、B2、B4、B5 对于 14 个 DIMM：A1、A2、A4、A5、A7、A8、A9、A10、B1、B2、B3、B4、B5、B6
	镜像填充顺序。	A{1, 2, 3, 4, 5, 6}、B{1, 2, 3, 4, 5, 6}	镜像支持每个处理器包含 6 个 DIMM 插槽。
	单列备用填充顺序	A{1}、B{1}、A{2}、B{2}、A{3}、B{3}…	请按以下顺序填充，允许每个处理器的奇数 DIMM。需要两个列数或更多的每个信道。
	多列备用填充顺序	A{1}、B{1}、A{2}、B{2}、A{3}、B{3}…	请按以下顺序填充，允许每个处理器的奇数 DIMM。需要三个列数或更多的每个信道。